Реализация интерфейса MAC уровня для Ethernet на программируемЫх логических интегральных схемах

Abstract

В работе представлена реализация модуля MAC уровня Ethernet на языке описания аппаратуры Verilog для программируемых логических интегральных схем типа FPGA. Рассматриваются уровни Ethernet и интерфейсы между уровнями MAC и PHY.

The paper presents an implementation of the Ethernet MAC module in the Verilog hardware description language for programmable logic integrated circuits. The Ethernet layers and interfaces between the MAC and PHY layers are covered.