Устройство для определения погрешности преобразователя "угол-код"

Abstract

Устройство для определения погрешности преобразователя «угол-код», содержащее привод и преобразователь, соединенный с приводом и формирователем сигналов на границах квантов угла, Т-триггер, вход которого соединен с выходом формирователя сигналов на границах квантов, первый логический элемент И, первый вход которого соединен с первым выходом Т-триггера, второй логический элемент И, первый вход которого соединен со вторым выходом Т-триггера, генератор импульсов, соединенный со вторыми входами первого и второго элементов И, запоминающее устройство, первый счетчик импульсов, вход которого соединен с выходом первого элемента И, а выход через первую ключевую схему и блок ИЛИ связан с шинами ввода данных в запоминающее устройство, второй счетчик импульсов, вход которого соединен с выходом второго элемента И, а выход через вторую ключевую схему и блок ИЛИ также связан с шинами ввода данных в запоминающее устройство, причем первый выход Т-триггера через дифференцирующую цепь соединен с управляющим входом запоминающего устройства, с шиной сброса второго счетчика и управляющим входом второй ключевой схемы, а второй выход Т-триггера также через дифференцирующую цепь соединен с управляющим входом запоминающего устройства, с шиной сброса первого счетчика и управляющим входом первой ключевой схемы, отличающееся тем, что оно снабжено дополнительным генератором импульсов, третьей, четвертой и пятой ключевыми схемами, дополнительным счетчиком импульсов, первым и вторым блоками интегрирования, блоком умножения, блоком деления, блоком сравнения, задатчиком эталонной величины кванта преобразуемого угла и цифровым табло, запоминающее устройство выполнено в виде совокупности одинаковых реверсивных регистров сдвига, прямого сдвига которых соединены параллельно друг с другом и последовательно с управляющим входом запоминающего устройства, а шины обратного сдвига регистров соединены параллельно между собой, входы первого блока интегрирования через третью ключевую схему соединены с шинами ввода данных в запоминающее устройство, выходы первого блока интегрирования через четвертую ключевую схему соединены с шинами ввода вычитаемого в блок сравнения, выходы блока умножения через пятую ключевую схему соединены с шинами ввода уменьшаемого в блок сравнения, выходы блока сравнения соединены с входами второго блока интегрирования, входы ввода делимого в блок деления соединены с выходами второго блока интегрирования, и входы ввода делителя в блок деления соединены выходами дополнительного счетчика, выходы дополнительного счетчика и выходы задатчика соединены с входами блока умножения, дополнительный генератор импульсов подключен непосредственно к счетному входу дополнительного счетчика и к шинам обратного сдвига регистров запоминающего устройства и через блок задержки - к управляющим входам четвертой и пятой ключевых схем, а цифровое табло подключено к выходу блока деления.